FAQ
RA8581SA
QVLFビット(Voltage Low Flag)が1になる条件を教えてください。
以下の3つの条件です。
- (1) 初期電源投入時。
- (2) 衝撃や電圧低下で内蔵の水晶発振が約10ms以上停止した場合。(電圧監視ではありません)
- (3) VDDのtF,tRが弊社規定(マニュアル記載)よりも早いときにセットされる場合があります。
Q分単位でタイマを使用すると初回動作時は1分よりも早いタイミングで出力されます。 この原因について教えてください。
分単位のタイマは内部の時計機能の分桁更新を利用しているため初回動作のタイミングは1分よりも早く出力されます。例えば内部計時が40秒のときに"1分後"のタイマ設定した場合約20秒後に分桁が更新されてタイマ割込みが発生します。
Q配線パターン設計で注意する点はありますか?(対象:SAパッケージ)
アプリケーションマニュアルの取り扱い上の注意事項をご確認願います。
またSAタイプとSJタイプにつきまして、補足説明資料を合わせてご確認願います。